Модели уровня RTL

1. Синтезируемая модель Универсального Асинхронного приёмника/передатчика (UART) (функциональный аналог 16450)

Основные характеристики модели

2. Синтезируемая модель Универсального Асинхронного приёмника/передатчика (UART) с FIFO (функциональный аналог 16550)

Основные характеристики модели

3. Синтезируемая модель Универсального Асинхронного приёмника/передатчика (UART) с FIFO (функциональный аналог 16650)

Основные характеристики модели

4. Синтезируемая модель параллельного порта IEEE 1284

Основные характеристики модели

5. Синтезируемая модель контроллера PCI-интерфейса

Свойства модели:

Master:

Target:

Локальный интерфейс:

6. Синтезируемая модель IDE- контроллера

Свойства модели:

Master :

Slave:

  • поддержка IOCHRDY механизма;
  • приблизительно 450 Altera FLEX logic elements (LE);
  • Модель написана на языке Verilog-XL.

    7. Синтезируемая модель микросхемы PCI_MULTY_I/O

    Состав:

    8. Контроллер интерфейса Fast SCSI 53C94.

    Контроллер Fast SCSI (FSC) 53C94 - высокопроизводительный контроллер, позволяющий исполнять большинство последовательностей команд на шине SCSI без вмешательства центрального процессора, что увеличивает производительность системы.

    Основные характеристики FSC 53C94

    Возможности контроллера позволяют использовать его как в хост-контроллерах SCSI, так и в контроллерах периферийных устройств с интерфейсом SCSI. Объединение ядра FSC 53C94 и контроллера шины PCI расширяет область применения контроллера и позволяет использовать его в высокопроизводительных системах на базе шины PCI.

    Синтезируемая модель FSC 53C94 написана на языке Verilog HDL и проверена на FPGA Altera.

    9. Контроллер "Мост PCI-VME"

    Структура контроллера

    Контроллер выполняет следующие функции:

    Интерфейс шины PCI

    Интерфейс шины PCI соответствует стандарту PCI Rev. 2.1.
    Реализованы следующие функциональные блоки:

    Поддерживаются следующие типы циклов:
    Инициатор шины PCI
    Поддерживаются следующие типы циклов: Поддерживаются следующие режимы: Выполняются одиночные и блочные передачи.
    Исполнитель шины PCI
    Поддерживаются следующие типы циклов: Поддерживаются следующие режимы прерывания цикла шины PCI: Поддерживается эксклюзивный доступ к Исполнителю.
    Прерыватель PCI
    Используется одна линия запроса на прерывание INTA#.
    Прерыватель программируется:
    Интерфейс шины VME
    Интерфейс шины VME соответствует стандарту VME64x Rev. D 2.1.
    Реализованы следующие функциональные блоки:
    Ведущий шины VME
    Поддерживаются следующие адресные режимы:
    Ведомый шины VME
    Поддерживаются следующие адресные режимы:
    Запросчик шины VME
    Запросчик одноуровневый (используется только сигнал BR3#). Поддерживаются следующие режимы освобождения шины:
  • по выполнению (rwd);
  • по запросу (ror).
    Арбитр шины VME
    Поддерживаются следующие режимы: Арбитр содержит таймер, который принудительно заканчивает сбойный цикл арбитрации.
    Прерыватель шины VME
    Поддерживаются следующие виды прерывателей: Поддерживается режим освобождения линии запроса на прерывание в конце цикла подтверждения прерывания (roak).
    Обработчик прерываний шины VME
    Поддерживаются следующие виды обработчиков:
    Системный контроллер
    Системный контроллер состоит из следующих устройств:

    10. Контроллер MBus-PCI.

    Контроллер MBus-PCI (MPC) выполняет функции моста между шинами MBus и PCI. Контроллер предназначен для использования в системах на базе процессоров SPARC c шиной MBus и обеспечивает построение высокопроизводительной подсистемы ввода/вывода на основе шины PCI.

    Основные характеристики контроллера:

    Синтезируемая модель MPC написана на языке Verilog HDL и проверена на FPGA фирмы Altera 20К400.

    11. Контроллер ведомого устройства VME

    Контроллер ведомого устройства VME предназначен для использования в составе модулей VME в качестве устройства сопряжения с магистралью VME. Контроллер поддерживает работу модуля на VME в режимах Slave и Interrupter.

    Основные характеристики модели:

    12. Модель "Часы реального времени".

    1. Назначение модели

    Модель предназначена для использования в составе микропроцессорных систем для координации событий в календарном времени.

    Основные функции модели

    Модель совместима с микросхемой часов реального времени фирмы Motorola MC146818.

    Модель написана на языке Verilog-XL.

    2. Программная модель
    АдресНазвание регистра
    00 Регистр секунд
    01 Регистр будильника секунд
    02 Регистр минут
    03 Регистр будильника минут
    04 Регистр часов
    05 Регистр будильника часов
    06 Регистр дней недели
    07 Регистр дней месяца
    08 Регистр месяцев
    09 Регистр годов
    0a Регистр A
    0b Регистр B
    0c Регистр С
    0d Регистр D
    0e-7f ОЗУ пользователя объемом 114 байт

    3. Размер модели

    Модель занимает 613 LC и 1 EAB микросхемы EPF10k70PQ240-3 фирмы Altera .

    13. Модель контроллера Ethernet 10/100 Мбит/сек.

    Модель занимает примерно 90% объема микросхемы 10К130 фирмы Altera.

    Контроллер ЛВС Ethernet разработан в соответствии с стандартами PCI и Ethernet и обеспечивает:

    В состав контроллера ЛВС Ethernet входят: Обмен информацией между контроллером шины PCI и регистрами общего назначения, портом последовательной связи с ПЗУ, портом связи с ПЗУ первоначальной загрузки, приемным и передающим FIFO, контроллерами приема и передачи, служебными регистрами осуществляется по внутренней 32-битной магистрали данных с использованием программного и прямого доступа.

    Обмен информацией между контроллером ЛВС Ethernet и каналом данных ЛВС осуществляется по шине MII при скорости передачи 10/100 Мбит/сек.

    Номинальное значение напряжения питания микросхемы +3,3В. Потребляемая мощность не более 1,4 Вт.

    Отдел разработки высокопроизводительных систем
    НИИСИ РАН