РАНФГУ ФНЦ НИИСИ РАН

Разработка СБИС

Развитие микропроцессоров с архитектурой КОМДИВ

По вопросам получения технических условий и иной документации обращаться по e-mail: sidorov@niisi.msk.ru (Сидоров Сергей Александрович, заведующий Отделом сопровождения разработок ОРВС).

Микросхемы космического применения разработки НИИСИ РАН 2009-2015 гг.

5890ВМ1Т

32-х разрядный микропроцессор для построения резервируемых отказоустойчивых вычислительных систем. Обладает повышенной стойкостью к специальным воздействующим факторам.

  • разрядность шины микросхемы и внутренних регистров общего назначения - 32 разряда;
  • максимальная рабочая частота микросхемы 5890ВМ1Т не менее 33 МГц;
  • система команд совместимая с микросхемами серии КОМДИВ;
  • номинальное значение напряжения питания UCC = 3,3 В (±5%);
  • корпус планарный керамический 108 выводов.

Микросхема 5890ВМ1Т включает в себя:

  • процессор для обработки целых чисел;
  • системный сопроцессор управления CP0;
  • арифметический сопроцессор для обработки чисел с плавающей запятой CP1;
  • кэш-память программ и данных объемом 8 Кбайт каждая.

Для повышения сбоеустойчивости регистровые файлы выполнены на специальных сбоеустойчивых ячейках, внутренняя кэш-память имеет контроль четности. Сопроцессор СР0 содержит счётчик ошибок.

Дополнительные возможности:

  • режим работы внешней шины на половинной частоте (Half-frequency bus);
  • режимы работы с уменьшенным потреблением энергии.

Выпускается серийно с 2009 г.


5890ВЕ1Т

32-разрядная система на кристалле. Обладает повышенной стойкостью к специальным воздействующим факторам.

Микросхема 5890ВЕ1Т включает следующие функциональные элементы:

а) Микропроцессор, в состав которого входят:

  • процессор для обработки целых чисел;
  • системный сопроцессор управления CP0;
  • арифметический сопроцессор для обработки чисел с плавающей запятой CP1;
  • кэш-память программ и данных объемом 8 Кбайт каждая.

б) Системный контроллер в состав которого входят:

  • контроллер памяти (статическое ОЗУ, ПЗУ 8/32 бита, внешние области);
  • три программируемых 32-разрядных таймера;
  • три контроллера последовательного порта;
  • контроллер прерываний;
  • контроллер шины PCI (Master / Slave);
  • контроллер дискретных сигналов (16 линий).

Характеристики:

  • напряжение питания микросхемы UCC = +3,3 В±10%;
  • планарный керамический корпус 240 выводов;
  • тактовая частота процессора 33 МГц;
  • тактовая частота шины PCI 25 МГц.

Микросхема 5890ВЕ1Т реализована по КМОП КНИ 0,5 мкм технологии.

Выпускается серийно с 2009 г.


5890ВГ1Т

Интерфейсный контроллер с повышенной стойкостью к специальным воздействующим факторам.

Включает:

  • контроллер подчиненного устройства на шине PCI (32 разряда, 33 МГц, PCI Rev.2.1);
  • два контроллера МКИО по ГОСТ Р 52070-2003 с резервированием;
  • контроллер специального ОЗУ;
  • блок счетчиков/таймеров;
  • блок дискретных сигналов.

Интерфейсный контроллер 5890ВГ1Т реализован по 0,5 КНИ технологии в виде КМОП СБИС в планарном керамическом корпусе с 240 выводами.

Выпускается серийно с 2009 г.


1900ВМ2Т

Троированный микропроцессор. Функциональный аналог микросхемы 1990ВМ2Т (1890ВМ2Т) с повышенными характеристиками по сбоеустойчивости и радиационной стойкости.

Микросхема 1900ВМ2Т включает в себя:

  • процессор для обработки чисел с фиксированной запятой, включая системный сопроцессор управления CP0;
  • арифметический сопроцессор для обработки чисел с плавающей запятой CP1;
  • кэш-память программ(команд) объемом 4 Кбайт;
  • кэш-память данных объемом 4 Кбайт;
  • контроллер шины (интерфейсный блок (IFUnit)).

Общие характеристики:

  • 108-выводной керамический корпус с четырехсторонним расположением выводов;
  • напряжение питания микросхемы UCC = +3,3 В± 5 %;
  • максимальная рабочая частота 66 МГц;
  • система команд совместимая с микросхемами серии КОМДИВ;
  • разрядность шины микросхемы и внутренних регистров общего назначения - 32 разряда;
  • изготовление по технологии КМОП КНИ 0,35 мкм технологии.

Для повышения сбоеустойчивости предприняты следующие меры:

  • функциональные узлы микропроцессора реализованы по схеме тройного резервирования со схемой мажорирования на выходе. Функциональные блоки обладают свойством самосинхронизации в случае возникновения одиночного сбоя;
  • имеется возможность проводить контроль работоспособности доступной кэш-памяти средствами MBIST в процессе работы процессора;
  • регистровые файлы выполнены на специальных сбоеустойчивых ячейках типа DICE и защищены схемой коррекции, способной исправлять одиночную и обнаруживать двойную ошибку;
  • внутренняя кэш-память данных и инструкций выполнена на специальных сбоеустойчивых ячейках типа DICE и защищена дополнительными битами четности. Схема управления кэш-памятью обеспечивает считывание корректных данных из внешней памяти в случае обнаружения ошибки четности;

Выпускается серийно с 2012 г.


1649РУ1ТБ

Микросхема СОЗУ 1 Мбит с организацией 128Кx8 бит.

Время записи и чтения данных - не более 30 нс;

Технология изготовления 0,35 мкм КНИ.

Выпускается серийно с 2011 г.


9009РУ1Т

Микросхема СОЗУ 8 Мбит с организацией 1Mx8 бит (многокристальный модуль)

Время записи и чтения данных, - не более 60 нс;

Технология изготовления 0,35 мкм КНИ.

Выпускается серийно с 2011 г.


1907КХ018

Микросхема коммутатора 6 последовательных каналов RapidIO.

Основные технические характеристики:

  • скорость передачи данных по каналам RapidIO не менее 1,25 Гбит/с в диапазоне температур от минус 60 до плюс 125°С;
  • потребляемая мощность не более 6 Вт,
  • технология изготовления 0,25 мкм КНИ.

В состав микросхемы входят:

  • шесть портов RapidIO 4Х/1Х, скорость передачи по каждой линии 1,25 Гбит/с;
  • отдельная таблица коммутации для каждого порта;
  • поддержка до 256 номеров устройств (ID);
  • система контроля производительности для каждого порта RapidIO;
  • интерфейс I2C для загрузки начальной конфигурации;
  • интерфейс JTAG для тестирования и доступа к внутренним регистрам

Для повышения сбоеустойчивости использованы помехоустойчивое кодирование при обращении к памяти буферов пакетов и мажоритарное резервирование таблиц маршрутизации.

Планируется к серии в 2016 г. после модернизации завода.


1907ВМ014

32-разрядная система на кристалле. Для снижения частоты одиночных сбоев при воздействии ТЗЧ использованы специальные меры повышения сбоеустойчивости: дополнительные биты четности, избыточное кодирование кодами Хэмминга, сбоеустойчивые ячейки памяти, троированная начальная загрузка и др. Технология КМОП КНИ 0.25 мкм.

Состав:

а) Микропроцессор, в состав которого входят:

  • процессор для обработки целых чисел;
  • системный сопроцессор управления CP0;
  • арифметический сопроцессор для обработки чисел с плавающей запятой CP1;
  • кэш-память программ и данных объемом 8 Кбайт каждая.

б) Системный контроллер, в состав которого входят:

  • контроллер памяти (статическое ОЗУ, ППЗУ);
  • три программируемых таймера;
  • контроллер прерываний;
  • контроллер дискретных сигналов (32 линии);
  • два контроллера последовательного порта;
  • два контроллера МКИО по ГОСТ Р 52070-2003 с резервированием;
  • два контроллера интерфейса SpaceWire;
  • контроллер SPI;

в) Интерфейс JTAG

Характеристики:

  • максимальная рабочая частота 100 МГц в диапазоне температур окружающей среды от минус 60°С до плюс 125°С;
  • суммарная скорость приема и передачи данных по каналам связи SpaceWire - до 400 Мбит/сек, но не менее 200 Мбит/сек;
  • номинальное значение напряжения питания микросхемы 3,3 В и/или 2,5 В (±5 %);
  • потребляемая мощность на частоте 100 МГц не более 5 Вт, 40 МГц - не более 2 Вт;
  • корпус планарный металлокерамический 256 выводов.

Планируется к серии в 2016 г. после модернизации завода.


1907BM044 ОКР "Обработка-10"

32-разрядная резервированная система на кристалле для создания бортовых управляющих систем космического базирования с повышенными функциональными возможностями, улучшенными массогабаритными характеристиками и высокой сбое- и отказоустойчивостью. Технология КМОП КНИ 0.25 мкм.

Состав:

а) Микропроцессор, в состав которого входят:

  • процессор для обработки целых чисел;
  • системный сопроцессор управления CP0;
  • арифметический сопроцессор для обработки чисел с плавающей запятой CP1;
  • кэш-память программ и данных объемом 4 Кбайт каждая (на основе сбоеустойчивых ячеек).

б) Системный контроллер, в состав которого входят:

  • контроллер памяти (статическое ОЗУ, ППЗУ);
  • три программируемых таймера;
  • контроллер прерываний;
  • контроллер дискретных сигналов;
  • два контроллера последовательного порта;
  • два контроллера МКИО по ГОСТ Р 52070-2003 с резервированием;
  • контроллер интерфейса SpaceWire с резервным каналом;
  • контроллер SPI;

в) Интерфейс JTAG

Характеристики:

  • максимальная рабочая частота 66 МГц в диапазоне температур окружающей среды от минус 60°С до плюс 125°С;
  • для снижения частоты одиночных сбоев при воздействии тяжелых заряженных частиц использовано помехоустойчивое кодирование;
  • номинальное значение напряжения питания микросхемы 3,3 В (±5 %);
  • потребляемая мощность на частоте 66 МГц не более 7 Вт;
  • корпус планарный металлокерамический 256 выводов.

ОКР сдана в 2015 г.


1907BM038 ОКР "Схема-10"

32-разрядная система на кристалле для создания бортовых систем цифровой обработки сигналов с повышенной радиационной стойкостью и стойкостью к воздействию частиц космического пространства.

Состав:

а) Микропроцессор, в состав которого входят:

  • процессор для обработки целых чисел;
  • системный сопроцессор управления CP0;
  • арифметический сопроцессор для обработки чисел с плавающей запятой CP1;
  • специализированный сопроцессор (включая блоки АЛУ, статического ОЗУ, регистрового файла) совместимый по системе команд с сопроцессором микросхемы 1890ВМ7Я;
  • кэш-память программ и данных объемом 8 Кбайт каждая;
  • блок трансляции виртуальных адресов TLB.

б) Системный контроллер, в состав которого входят:

  • контроллер памяти DDR2;
  • контроллер высокоскоростного канала RapidIO;
  • контроллер МКИО по ГОСТ Р 52070-2003 с резервированием;
  • три программируемых таймера;
  • контроллер прерываний;
  • контроллер дискретных сигналов (32 линии);
  • два контроллера последовательного порта;
  • контроллер интерфейса SpaceWire с резервным каналом;
  • контроллер SPI;
  • контроллер NAND;
  • часы реального времени.

в) Интерфейс JTAG

Характеристики:

  • число разрядов внутренней шины данных к контроллеру ОЗУ не менее 128.
  • скорость обмена данными с внешним запоминающим устройством (ОЗУ) не менее 2 Гбит/с.
  • производительность на вещественных операциях одинарной точности не менее 2 Гфлопс.
  • номинальное значение напряжения питания 3,3 и 2,5 В ?5 %.
  • потребляемая мощность в диапазоне температур от минус 60°С до плюс 125°С (повышенная рабочая температура корпуса) не более 8 Вт.

    Корпус керамический матричный 675 выводов

ОКР сдана в 2015 г. Планируется к серии в 2016 г. после модернизации завода.


1907BM028

64-разрядная система на кристалле для построения высокопроизводительных вычислительных комплексов с повышенной радиационной стойкостью и стойкостью к воздействию частиц космического пространства.

Основные технические характеристики:

  • 64-разрядная RISC архитектура КОМДИВ64;
  • поддержка 32-разрядного режима выполнения инструкций и режима адресации;
  • сопроцессор вещественной арифметики с форматами вещественных чисел одинарной (32 разряда) и двойной (64 разряда) точности, а также "пара вещественных чисел одинарной точности";
  • специализированный сопроцессор комплексной арифметики с отдельным регистровым файлом на 64 64-разрядных комплексных регистра;
  • трансляция 32-разрядных и 64-разрядных виртуальных адресов в 36-разрядные физические;
  • ассоциативный буфер трансляции виртуальных адресов (jTLB) на 64 адреса (128 страниц);
  • раздельные кэши первого уровня (инструкций и данных) по 16 Кбайт каждый (4 секции);
  • кэш-память 2-го уровня размером 256 Кбайт с возможностью работы в режиме накристальной памяти;
  • встроенный контроллер DMA для пересылок между внешней и накристальной памятями;
  • 7-ступенчатый суперскалярный конвейер с предвыборкой, переупорядочиванием и возможностью выполнения двух команд за такт;
  • считывание до четырех команд за один такт;
  • статическое предсказание переходов и спекулятивное выполнение инструкций;
  • потребляемая мощность на частоте 150 МГц не более 5,5 Вт, 66 МГц - не более 2 Вт;
  • корпус керамический матричный 675 выводов.

Состав интерфейсов и устройств:

  • контроллер динамической памяти;
  • контроллер последовательного RapidIO 4X (или 2 канала 1X);
  • контроллер интерфейса PCI;
  • контроллер прерываний;
  • блок таймеров;
  • контроллер ППЗУ;
  • контроллер Ethernet;
  • контроллер I2C.

Планируется к серии в 2016 г. после модернизации завода.


1907ВМ056 ОКР "Схема-23"

32-разрядная система на кристалле. Для снижения частоты одиночных сбоев при воздействии ТЗЧ использованы специальные меры повышения сбоеустойчивости: дополнительные биты четности, избыточное кодирование кодами Хэмминга, троированная начальная загрузка и др. Технология КМОП КНИ 0.25. Состав:

а) Микропроцессор, в состав которого входят:

  • процессор для обработки целых чисел;
  • системный сопроцессор управления CP0;
  • арифметический сопроцессор для обработки чисел с плавающей запятой CP1;
  • кэш-память программ и данных объемом 8 Кбайт каждая.

б) Системный контроллер, в состав которого входят:

  • контроллер памяти (статическое ОЗУ, ППЗУ);
  • три программируемых таймера;
  • контроллер прерываний;
  • контроллер дискретных сигналов (32 линии);
  • два контроллера последовательного порта;
  • два контроллера МКИО по ГОСТ Р 52070-2003 с резервированием;
  • контроллер и коммутатор на 8 каналов интерфейса SpaceWire;
  • два контроллера SPI;
  • контроллер CAN;
  • контроллер I2C.

в) Интерфейс JTAG

Характеристики:

  • номинальное значение напряжения питания микросхемы 3,3 В (±5 %).

ОКР заканчивается в 2016 г.


1907ВМ066 ОКР "Обработка-26"

32-разрядная радиационно-стойкая система на кристалле со встроенным сопроцессором обработки и сравнения изображений.

Состав:

а) Микропроцессор, в состав которого входят:

  • процессор для обработки целых чисел;
  • системный сопроцессор управления CP0;
  • арифметический сопроцессор для обработки чисел с плавающей запятой CP1;
  • кэш-память программ и данных объемом 8 Кбайт каждая.

б) Системный контроллер, в состав которого входят:

  • контроллер статического ОЗУ;
  • накристальная память;
  • контроллер высокоскоростного канала serial RapidIO;
  • контроллер МКИО по ГОСТ Р 52070-2003 с резервированием;
  • три программируемых таймера;
  • контроллер прерываний;
  • контроллер дискретных сигналов;
  • два контроллера последовательного порта;
  • контроллер интерфейса SpaceWire;
  • контроллер SPI;
  • контроллер I2C;
  • коррелятор;

в) Интерфейс JTAG

ОКР заканчивается в 2016 г.


9011ВА016 ОКР "Обработка-17"

Микромодуль 9011ВА016 представляет собой радиационно-стойкую "систему в корпусе" (СвК, МКМ), включающей универсальное процессорное ядро, блок статической памяти, программируемую логическую матрицу, интерфейсы по ГОСТ Р 52070-2003 и SpaceWire.

В составе будут использованы кристаллы следующих микросхем:

  • процессорное ядро - 1907ВМ056,
  • статическая память - 1667РА014,
  • ПЛИС - 5576ХС8Т.

Параметры:

  • объём встроенной оперативной памяти 2 Мбайта (с защитой кодами Хэмминга);
  • количество программируемых вентилей программируемой логической интегральной схемы - 50 тысяч;
  • число каналов встроенного коммутатора интерфейса SpaceWire - 8 (либо 8 LVDS, либо 6 LVDS + 2 CMOS);
  • число резервированных контроллеров канала, оконечного устройства, монитора интерфейса по ГОСТ Р 52070-2003 - 2;
  • контроллер интерфейса CAN;
  • контроллер ввода-вывода общего назначения (GPIO);
  • контроллер интерфейса RS-232;
  • контроллер интерфейса SPI;
  • контроллер внешней памяти.

Потребляемая мощность в режиме функционирования при тактовой частоте процессорного ядра 100 МГц - не более 15 Вт, в энергосберегающем режиме функционирования при пониженной тактовой частоте процессорного ядра или без использования ПЛИС - не более 10 Вт

Корпус металлокерамический со штырьковыми выводами (PGA) размеры - 60 мм х 68 мм. Шаг выводов -2,54 мм. Число выводов - 675.

ОКР заканчивается в 2016 г.

Микросхемы промышленного применения разработки НИИСИ РАН 2011-2015 гг.

1890ВМ6Я

Микропроцессор 1890ВМ6Я представляет собой универсальный процессор с расширенными возможностями по обработке сигналов.

В состав микропроцессора входят:

  • суперскалярное микропроцессорное ядро с кэш памятью 1-го уровня 16+16 Кбайт и 2-го уровня 256 Кбайт;
  • системный контроллер (контроллер DDRSDRAM, контроллер последовательных интерфейсов, контроллер РПЗУ);
  • RS232, I2C, разовые команды;
  • контроллер шины PCI;
  • контроллер интерфейса параллельного канала RapidIO 8бит/250МГц;
  • контроллер интерфейса последовательного канала RapidIO 1X/4X, 1.25 Гбит/с;
  • контроллер Ethernet 10/100 Мб/с;
  • контроллер USB.

Микропроцессор может функционировать в двух режимах:

  • режим универсального суперскалярного процессора с накристальной кэш памятью первого и второго уровней и возможностью выполнения нескольких операций за такт;
  • режим обработки сигналов с изолированной кэш памятью второго уровня и возможностью выполнения за такт 10 арифметических операций с 32-разрядными числами с плавающей точкой.

Оба режима эффективно программируются на языке Си. Пиковая производительность процессора составляет 2,7 Гфлопс.

Проектные нормы КМОП 0,18 мкм; номинальные значения напряжений питания - 1,8 В, 3,3 В.

Корпус 680 BGA.

Серийный выпуск с 2011 г.


1890ВМ7Я

СБИС 1890ВМ7Я имеет следующие технические характеристики:

  • пиковая производительность на вещественных операциях одинарной точности - не менее 8 Гфлопс;
  • пиковая скорость обмена с внешней памятью - не менее 2,56 Гбайт/с;
  • пиковая скорость внешнего интерфейса RapidIO - 1 Гбайт/с (500 Мбайт/с на чтение и 500 Мбайт/с на запись).

СБИС 1890ВМ7Я включает следующие функциональные элементы:

  • 128-разрядный специализированный сопроцессор CP2, содержащий:
    • 4 вычислительные секции АЛУ;
    • статическое ОЗУ данных объёмом 64 Кбайт в каждой вычислительной секции;
    • регистровый файл объемом 64 (64-разрядных регистра (FPR) в каждой вычислительной секции;
  • управляющий процессор с архитектурой КОМДИВ64 (К64);
  • контроллер памяти типа DDR (Controller DDR2);
  • контроллер шины RapidIO (RIO);
  • контроллер последовательного интерфейса RS-232 (UART);
  • контроллер последовательного интерфейса SPI.

Дополнительные функциональные блоки:

  • DMA контроллер (контроллер прямого доступа к памяти);
  • накристальная статическая память SRAM объёмом 32 Кбайт, разрядность данных - 32, возможность 8-разрядного доступа;
  • HUB - коммутатор устройств, входящих в состав микропроцессора;
  • арбитр обращений к памяти DDR2 (Arbiter);
  • контроллер последовательного интерфейса I2C;
  • контроллер последовательного интерфейса GPIO;
  • PIO - блок, обеспечивающий регистровый интерфейс к устройствам;
  • блок таймеров Timers 0,1,2;
  • контроллер PCI (PCI Master Slave);
  • контроллер прерываний.

Проектные нормы КМОП 0,18 мкм; номинальные значения напряжений питания - 1,8 В, 3,3 В.

Корпус 680 BGA.

Серийный выпуск с 2011 г.


1890КП3Я

Коммутатор 8 каналов RapidIO 1890КП3Я с пропускной способностью 1 Гбайт/с на канал содержит:

  • восемь 8-разрядных дуплексных портов RapidIO с частотой 250 МГц;
  • неблокируемая схема коммутации пакетов;
  • отдельная таблица коммутации для каждого порта;
  • блок сбора статистики для каждого порта RapidIO;
  • интерфейс I2C для загрузки начальной конфигурации;
  • интерфейс JTAG для тестирования и доступа к внутренним регистрам.

Корпус 680 BGA.

Серийный выпуск с 2011 г.


1890ВГ18Я

Мост PCI-RapidIO 1890ВГ18Я является коммутатором между шинами PCI, последовательным RapidIO и параллельным RapidIO. В его состав входят:

  • 32-разрядный интерфейс шины PCI 33/66 МГц
  • Ведущий шины PCI (Initiator);
  • Ведомый шины PCI (Target);
  • Арбитр шины PCI;
  • параллельный 8-разрядный дуплексный интерфейс RapidIO с тактовой частотой 250МГц;
  • последовательный дуплексный канал 4X/1Х SerRapidIO или 2 канала 1Х со скоростью передачи 1,25 Гбит/с;
  • Контроллер прерываний;
  • DMA-контроллер;
  • JTAG интерфейс.

Корпус 680 BGA.

Серийный выпуск с 2011 г.


1890ВМ8Я

2-х ядерный 64-х разрядный суперскалярный микропроцессор с архитектурой КОМДИВ64 со встроенными системным и периферийными контроллерами, кэш-памятью второго уровня и дополнительными функциями для цифровой обработки сигналов. Основные характеристики:

  • поддержка 32-разрядного режима выполнения инструкций и режима адресации;
  • наличие сопроцессора вещественной арифметики, поддерживающего форматы представления вещественных чисел одинарной (32 разряда) и двойной (64 разряда) точности, а также формата "пара вещественных чисел одинарной точности";
  • наличие специализированного векторного сопроцессора, оптимизированного под задачи линейной алгебры и цифровой обработки сигналов одинарной и двойной точности с отдельным регистровым файлом на 64 128-разрядных регистра, поддерживающего форматы вещественных и комплексных чисел одинарной и двойной точности;
  • трансляция 32-разрядных и 64-разрядных виртуальных адресов в 36-разрядные физические;
  • ассоциативный буфер трансляции виртуальных адресов (jTLB) на 64 адреса (128 страниц);
  • раздельные кэш буфера трансляции виртуальных адресов (micro TLB) на 4 адреса для инструкций и данных, прозрачные для программной модели;
  • раздельные наборно-ассоциативные кэши первого уровня инструкций 32 Кбайт (8 секции) и данных размером 16 Кбайт (4 секции);
  • кэш-память 2-го уровня размером 512 Кбайт (4 секции);
  • 128-разрядная внутренняя шина;
  • 7-ступенчатый суперскалярный конвейер с предвыборкой инструкций и возможностью выполнения двух команд за такт;
  • считывание до четырех команд за один такт;
  • динамическое предсказание переходов и спекулятивное выполнение инструкций.

Микросхема содержит:

  • 2 контроллера динамической памяти DDR2/DDR3 400/800МГц;
  • 2 контроллера интерфейсов RapidIO;
  • встроенный коммутатор RapidIO на 4 последовательных и один параллельный каналы;
  • контроллер PCI 33/66 МГц;
  • контроллер последовательных портов RS232 (2 порта);
  • 2 контроллера Ethernet 1000/100/10;
  • 1 контроллер SATA 3.0 с 2-мя каналами;
  • 1 host-контроллер USB 2.0 с 2-мя каналами;
  • контроллер SPI (4 устройства);
  • контроллер I2C;
  • 16 разовых команд;
  • контроллер прерываний;
  • 5 таймеров;
  • контроллер внутрисхемной отладки EJTAG.

Корпус flip-chip BGA 1294 вывода.

Технология изготовления 65 нм КМОП.

Серийный выпуск с 2016 г.


1890ВМ9Я

Микропроцессор цифровой обработки сигналов.

Основные характеристики:

  • технология изготовления 65 нм;
  • частота функционирования до 1 ГГц;
  • производительность до 80 Гфлопс, 80 арифметических операций/такт.

В состав микросхемы входят:

  • Два универсальных 64-разрядных ядра, каждое содержит 4 вычислительных секции вещественной арифметики одинарной точности;
  • 4 коммутируемых канала в стандарте RapidIO 4Х со скоростью передачи 3,125 Гб/с на линию;
  • 2 контроллера DDR2/3;
  • 2 контроллера Ethernet 1Гб/с;
  • 1 контроллер SATA 3.0;
  • 1 host-контроллер USB 2.0;
  • служебные интерфейсы.

Вычислительные секции включают:

  • 64 регистра (комплексные числа)
  • 8 секций накристальной памяти (по 64К чисел)
  • 4 сумматора + 4 умножителя (1 комплексное умножение с накоплением)
  • Развитый контроллер ПДП (ОЗУ ↔ накристальная память ядер)

Число выполняемых инструкций на такт:

  • Регистры ↔ накристальная память - 16
  • ОЗУ ↔ накристальная память - 4

Контроллер ПДП

Конвейеризированных поток заданий

Многомерная модель операций обмена

Парирование задержек конвейера за счет большого числа регистров (многопотоковость)

100% совмещение обменов и вычислений

Корпус flip-chip BGA 1294 вывода.

Технология изготовления 65 нм КМОП.

Серийный выпуск с 2016 г.

ФГУ ФНЦ НИИСИ РАН | Новости | Руководство | Администрация | Структура
Мини-фабрика | Публикации | Разработка СБИС | Услуги | Контакты

Copyright ФГУ ФНЦ НИИСИ РАН © 2016
Любое копирование и воспроизведение текста, в том числе частичное, в том числе в любой форме без письменного разрешения ФГУ ФНЦ НИИСИ РАН запрещено.
Цитирование текста разрешено с соответствующей ссылкой на ФГУ ФНЦ НИИСИ РАН.