РАНФГУ ФНЦ НИИСИ РАН

Вакансии

ПОЛОЖЕНИЕ о процедуре проведение конкурса на замещение должностей научных работников, о конкурсной комиссии и порядке её работы при проведении конкурса на замещение должностей научных работников ФГУ ФНЦ НИИСИ РАН. (введено в действие Приказом директора ФГУ ФНЦ НИИСИ РАН от 09.11.2016 г.).


Разработчик ПЛИС
Заработная плата - от 60 т.р. до 120 т.р. по результатам собеседования.

Основные требования

Образование: Высшее образование в области электроники и проектирования аппаратуры.

Профессиональный опыт: 3 и более лет опыта работы в областях:

  • Цифровые SoC ASIC проекты, RTL кодирование, реализация и верификация.
  • Проектирование, RTL и верификация.
  • Проектирование принципиальных схем, печатных плат.
  • Отладка цифровой аппаратуры..
  • Проектирование на ПЛИС(FPGA- Altera Xilinx).
  • Производственное тестирование SoC проектов.

Обязательные требования:

  • Опыт разработки и отладки печатных плат.
  • Умение читать принципиальные схемы цифровых и аналого-цифровых устройств.
  • Моделирование на уровнях RTL.
  • Функциональное и производственное тестирование SoC.
  • Опыт разработки и верификации FPGA.
  • Нацеленность на долгосрочное сотрудничество.

Основные обязанности:

  • Работа с ПЛИС (программирование, отладка)
  • Работа с цифровыми модулями и цифровым тестовым оборудованием.
  • Поддержка и конфигурация отладочных стендов
  • Поддержка разработчиков программного обеспечения
  • Отладки образцов SoC и поддержка отладочной аппаратуры SoC проектов

Специализация (направления):

  • Поддержка отладочных стендов.
  • Прототипирование проектов ASIC на ПЛИС
  • Сборка сложных подсистем, отладка аппаратуры.

Специалист по RTL
Заработная плата - от 60 т.р. до 120 т.р. по результатам собеседования.

Основные требования

Образование: Высшее образование в области микроэлектроники и проектирования.

Профессиональный опыт: 3 и более лет опыта работы в областях:

  • Цифровые SoC ASIC проекты, RTL кодирование, реализация и верификация.
  • Проектирование, RTL и верификация.
  • Проектирование и верификация систем с OCP, AMBA (AXI, AHB, APB).
  • Интеграция и верификация CPU IP и IP периферийных интерфейсов.
  • Базовые знания в топологии и проектировании back-end.
  • Функциональное тестирование блоков и систем.
  • Производственное тестирование SoC проектов.
  • Участие в успешно выпущенных ASIC проектах.

Обязательные требования:

  • RTL (Verilog, SystemVerilog) кодирование для синтеза и тестов.
  • Моделирование SoC на уровнях RTL и нетлистов.
  • Функциональное и производственное тестирование SoC.
  • Опыт разработки и верификации FPGA.
  • Нацеленность на долгосрочное сотрудничество.

Основные обязанности:

  • Разработка RTL для SoC, периферийных интерфейсов
  • Функциональная верификация блоков и систем SoC
  • Интеграция IP ядер SoC проекте и их верификация
  • Сборка компонентов SoC проекта, их соединение и верификация
  • Синтез ASIC проекта, SoC и верификация
  • Post-layout анализ проекта и верификация
  • Разработка и подготовка производственных тестов
  • Поддержка разработчиков программного обеспечения
  • Отладки образцов SoC и поддержка производства SoC проектов

Специализация (направления):

  • Разработка периферийных интерфейсов, заказных блоков, RTL, верификация, интеграция в SoC.
  • Сборка сложных подсистем с OCP AXI/AHB/APB, RTL, верификация.
ФГУ ФНЦ НИИСИ РАН | Новости | Руководство | Администрация | Структура
Мини-фабрика | Публикации | Разработка СБИС | Услуги | Контакты

Copyright ФГУ ФНЦ НИИСИ РАН © 2016
Любое копирование и воспроизведение текста, в том числе частичное, в том числе в любой форме без письменного разрешения ФГУ ФНЦ НИИСИ РАН запрещено.
Цитирование текста разрешено с соответствующей ссылкой на ФГУ ФНЦ НИИСИ РАН.